一、基于遗传算法的可进化模拟滤波器的实现（论文文献综述）
张开锋[1]（2014）在《数字演化硬件与容错技术研究》文中研究表明随着信息技术的飞速进步及其应用范围的不断拓展,对任务和环境的自适应、复杂功能集成、多场景应用集成,已成为现代电子系统的重要发展趋势。将演化思想引入电子系统的设计和工作过程中,为构建具有自适应、自修复能力的电子系统开辟了一个全新的研究领域——演化硬件。本文以数字演化硬件为主要研究对象,探索构建数字演化平台和演化容错系统的基本方法,围绕硬件演化中的演化算法、演化容错技术、数字演化平台设计技术和演化容错系统构建方法四项关键技术展开研究。演化算法是实现演化硬件的核心技术之一,同时也是组合优化和全局搜索的主要工具。首先,以内部数字演化硬件为目标,对适应度评估方法和演化算法展开研究,研究了可重构单元阵列及电路表达方法,并分别在细粒度和粗粒度上研究了可重构功能单元阵列的映射方法。然后,根据内部硬件演化的需求,提出了一种基于精英保留策略的自适应变异概率紧凑遗传算法。该算法在基本紧凑遗传算法的基础上,通过精英保留策略,防止最优解在迭代过程中被破坏,提高了算法的收敛速度;引入自适应变异算子,改善算法的局部搜索能力,维持种群的多样性,防止出现早熟收敛现象,进一步提高了算法的性能。另外,在算法硬件实现方面,提出了一种可配置、可参数化的硬件实现结构。在线演化修复是演化硬件的重要应用领域。在分析了单粒子效应和永久性老化故障模式的基础上,针对现有演化修复方法收敛速度较慢的缺点,提出了一种基于相关度排序故障定位的演化修复方法,减小了演化搜索空间,有效地提高了演化修复速度。另外,该方法的测试配置可在设计阶段生成,且其故障定位性能与电路的具体实现方式无关,具有较好的通用性。演化平台是内部演化硬件的基础。针对传统动态部分重构系统中修改LUT依赖于专用工具和比特流信息格式的不足,本文采用一种基于LUT操作的动态映射方法进行门级演化,解除了对底层比特流信息的依赖,并且有效提高了动态部分重构的速度。针对大规模的演化应用,提出了一种基于比特流重定位的函数级演化方法。通过比特流重定位技术,可以有效减少可重构单元所需的配置数量。此外,还引入了比特流压缩技术,在减小了系统存储开销的同时,提高了重构速度。针对嵌入式内部演化需要,为了兼顾重构粒度和配置速度的需求,设计了基于LUT级和函数级动态重构的嵌入式演化平台,并通过演化实验验证了演化平台的性能。针对传统冗余容错方法存在的资源消耗巨大的不足,提出了动态冗余的容错方法,并将动态冗余和演化修复相结合以实现多层修复机制。在本文研究成果的基础上设计了一种基于动态冗余的演化修复系统,通过动态部分重构,使得系统可以工作在单模、双模或三模状态,实现了逻辑资源开销与系统可靠性之间的平衡。另外,为了验证演化修复技术的容错能力,提出了一种基于动态部分重构的故障注入方法。演化修复实验和容错性能评估结果表明,系统具有可靠性高、实时性强的特点。
唐晓斐[2]（2013）在《磨音检测中的滤波器参数设计方法研究》文中研究说明在水泥粉磨的过程中，球磨机是个重要的环节，负责对水泥生料熟料以及硅酸盐进行湿式或干式粉磨。磨机适应性强、粉碎效果好、构造简单、维护起来方便，因此被普遍使用在过程生产等领域。同时，球磨机也是一种能耗较高、效率较低的装备。降低粉磨系统成本的关键是如何有效提高球磨机的产量，实际上就是要保证操作人员可以时刻了解磨机内的物料负荷情况。文中概述了磨音负荷检测的基本原理，并对其流程和硬件框架进行了分析和总结。磨音信号的频谱能够正确地反映磨机工况，通过对现场调研可知，磨机的内部构造和所处的环境影响，决定了现场采集的磨音信号不可能是纯净的，其中包含了大量的干扰信号，如果直接利用现场磨音信号直接进行磨机负荷检测，则会导致检测结果的不准确。就需要对采集来的磨音信号进行滤波处理。文中介绍了数字滤波器的分类和设计方法。并针对磨音及其干扰信号的频谱特点，进行了FIR滤波器和IIR滤波器的设计，以此来对原始的磨音信号进行处理。仿真结果显示，两种滤波器都可以有效的抑制磨音中的干扰信号，滤波效果明显。最后对两种数字滤波器做了对比，确定了各自的适用条件。为了取得更好的滤波效果，本文介绍了遗传算法和神经网络算法。并将之分别引入两种滤波器的设计，进行滤波器的参数优化。经过仿真对比，优化后的滤波器比传统的设计方法得到了滤波器性能更好。
柏磊[3]（2012）在《数字电路进化设计算法研究》文中研究说明演化硬件（EHW）是生物学、电子学及计算机科学等多学科交叉融合的结晶,寻求在不依赖先验知识及人工干预的条件下通过进化获得满足预定要求的电路和系统结构,并使其具有类似生物的自适应、自组织与自修复特性。电路进化设计（EDC）是EHW研究领域的重要分支,它基于可编程器件进行实现,通过进化搜索获得新颖和优化的电路结构,能够完成复杂电路的自动设计。EDC不仅能协助设计者发现和总结普遍性设计规则,更能赋予电路容错性能,并且是实现自适应与容错系统不可缺少的必要前提,对于推进EHW的研究与实现具有重要的理论意义与应用价值。本文围绕数字电路进化设计算法展开相关方面的研究,主要工作包括：1.常规门级电路进化设计为了避免适应度评价阶段染色体中所包含潜在解丢失的问题,研究了一种基于适应度评价扩展的笛卡尔遗传规划（CGP）算法,通过分析传统CGP中电路输出位随机选择机制对于候选电路适应度的影响,采用全局搜索最优输出节点的方式决定电路输出位,完成了适应度评价的扩展,确保进化过程中每一代的最优解均能被发现；为了提高遗传算法性能,给出了一种基于适应度评价扩展自适应遗传算法的门级电路进化设计方法,将遗传参数自适应策略与适应度评价扩展方法相结合,提高了进化设计方法成功概率及进化过程中种群个体的质量,并减少了进化代数；为了改善多输出电路中随着进化复杂度的增加进化设计方法面临的扩展性问题,提出了一种基于扩展多染色体笛卡尔遗传规划的多输出门级电路进化设计算法,以降低进化复杂度为目标,采用基于输出分解的多染色体并行进化形式,并引入一种类似交叉功能的染色体操作方法,结合适应度评价扩展给出了与多染色体方法对应的（1+γ）扩展多染色体进化策略实现进化过程,较传统方法具有更少的计算工作量,且有效性受进化复杂度的影响较小,改善了进化设计方法的扩展性能。2.多态电路进化设计研究了一种基于动态评价方法的多态电路进化设计算法,针对多态电路进化时多种模式下电路功能同时评价的特点,采用适应度评价扩展分别实现不同模式下最优输出位的选择,通过比较选择的方式确定对应于所有模式下适应度最高的电路结构,完成了对候选多态电路的动态评价过程,具有进化代数少、成功概率高及资源消耗低的优点,提高了传统CGP的有效性,对于多态电路适应度评价给出了一种新的尝试；最后,通过对实验结果的分析,初步发现了进化生成电路中多态门较常规门位置相对靠近电路输出端的现象。3.用于容错系统的多态自检电路进化设计针对进化过程中适应度较差的电路结构中实际蕴藏着较优的部分解的现象,研究了一种基于输出匹配的多态自检电路进化设计算法,给出了输出匹配度的概念,并在分析了进化过程中电路输出的特点后,通过输出匹配保护部分最优解并增加种群多样性,在此基础上分析了变异概率及匹配适应度值设置对所提算法性能的影响,在保证电路原有自检性能的同时减少了进化代数；针对进化设计方法扩展性问题,结合输出匹配方法提出了一种基于输入分解输出匹配的多态自检电路进化设计算法,分析了输入输出个数的增加对进化代数的影响,以减少适应度评价阶段输入输出组合个数为目标,将电路输入分解作为主要手段,通过真值表分解与重写实现分解过程,降低了进化复杂度,改善了进化设计方法扩展性能,并且所设计自检加法器在100%故障覆盖率前提下,单个测试向量具有更高的故障检测概率；针对适应度评价阶段固定选择输出位可能丢失潜在解的问题,研究了基于动态评价方法的多态自检电路进化设计算法,在保证自检性能的前提下,不仅减少了算法进化代数,而且能够获得更加精简的电路结构。
杨华秋[4]（2011）在《可进化硬件平台研究》文中研究说明可进化硬件（EHWW）能够模拟生物进化过程,在进化算法的指导下进行自重构而接近目标功能,在电路设计、自适应系统等领域有着广泛的应用前景。EHW技术虽然经过了近二十年的发展,但在如何根据应用需求提供层次化的研究平台、有效地对个体进行评估、提高进化速度及规模等方面还存在很大探索空间。本文基于课题组自主FPGA技术,关注不同层次、不同粒度的可进化硬件平台对可重构技术、进化算法及评估策略的需求,研究了LUT（查找表）级、模块级、芯片级与网络级四种可进化硬件平台。首先,基于课题组自主研发的FPGA芯片建立了LUT级可进化硬件平台,为此平台开发了一种可防止进化停滞的进化算法；设计了LUT级可重构电路,统一了组合逻辑与时序逻辑的进化流程,并提供了自适应评估算法对电路进行评估。实验表明,此平台比已有报道中的同类平台进化速度快十倍以上。然后,基于自主FPGA芯片,进一步研究了模块级可进化硬件平台,重点研究其核心需求：模块级部份动态可重构硬件。为此创新设计了一种基于纵向CLB的传输线宏,提供了相应的工具链,并开发了部分动态可重构图像滤波器演示系统。实验表明,该演示系统中硬件电路可在50毫秒内完成模块级重构,适应模块级可进化硬件平台的核心需求。再者,为了进一步提高进化速度,研究了一种芯片级可进化硬件平台。此平台以自主设计的集成了CPU核和FPGA核的可编程芯片为主体。在芯片设计时,开发了一种快速重构配置技术,可显着减少重构操作所需的时间；提供了针对不同适应度评估方案的数据交互接口,提高系统可靠性和灵活性；通过硬件加速的方法实现了遗传算法加速。此平台上的进化实验结果表明,进化速度比已有文献中的示例快一个数量级。最后,为了提供更高效的模块级进化方案,将自主FPGA技术与片上网络（NOC）技术相结合,研究了一种网络级可进化硬件平台,其核心是一种以多个FPGA核为网络节点的可重构NOC芯片,通过对片上路由器及网络资源接口进行创新设计,使此网络级平台支持网络结构可重构以及网络节点可重构两种特性。仿真和FPGA验证结果表明,此平台原型功能正确,且支持平均每节点每周期每点向网络注入0.7个数据。
王晓艳[5]（2010）在《基于SystemC的进化硬件技术研究》文中提出进化硬件能根据环境变化而改变自身结构,以适应其生存环境。实现能够自演化的进化硬件系统是进化硬件付诸工程应用的重要途径。近年来,片上系统因其高效集成性能而成为微型计算机系统的研究热点。因此,将进化控制和可重构硬件在一个芯片中实现,并进一步构成能够自适应和自修复的片上自演化系统,具有重要意义与研究价值。SystemC作为一种优秀的系统设计描述语言,可完成从系统到寄存器传输级、从软件到硬件、从设计到验证的全部设计过程。本文研究了使用SystemC建模实现片上自演化系统的关键技术,主要内容如下:（1）分析了进化硬件的研究现状、基本原理、关键技术及分类方法,给出了其搜索工具——遗传算法的基本操作流程。选用SystemC语言作为开发语言,给出了基于SystemC的系统级设计步骤,介绍了SystemC的仿真和调试环境,说明了使用SystemC建模的过程。（2）研究了片上自演化系统实现方案和总体结构,分析了系统各模块之间的关系。使用SystemC对自演化系统的关键模块——精简指令计算机（RISC CPU）和遗传算法模块进行了建模,并在SystemCWin环境下,对程序进行了仿真。给出了RISC CPU的指令系统以及RISC CPU和遗传算法模块的代码实现。（3）在所建RISC CPU和遗传算法模型上,分别以二阶低通切比雪夫滤波器参数和分类器分类规则的进化为例,验证了方案的可行性。给出了二阶低通切比雪夫滤波器的模型、传递函数和设计步骤。通过仿真得到了滤波器的优化参数,对仿真结果进行了分析,并进一步分析了遗传算法控制参数对实验结果的影响。给出了分类规则进化的实现方案,以ID3算法产生初始规则集作为初始种群,在所建模型上进化得出更优的规则集,仿真结果表明优化后规则集的复杂度明显下降。
朱宁[6]（2010）在《遗传算法在电路设计中的应用》文中指出遗传算法是一种模拟生物在自然环境中遗传和进化过程自适应的全局优化算法。该算法将种群中生物个体用字符串表示,经过遗传算子的操作和迭代进化,直到满足期望的终止条件,得到问题的最优解为止。受遗传学影响,人们提出了基于遗传生物学的电子电路设计技术,使电子电路能像生物一样,具有对环境变化的自适应、免疫和自我进化等特性。所以遗传算法应用于电子电路设计是电子电路优化设计的发展趋势之一。本文简要介绍了遗传算法和有源滤波器的理论,详细介绍了遗传算法的基本操作步骤、有源滤波器的传递函数和设计方法。将遗传程序设计和遗传算法相结合应用到有源滤波器的优化设计中,提出了改进的树结构表示个体的方法,并对遗传算子进行适当地修改,同时对适应度函数进行合理地选择。改进的算法在优化过程中提高了算法的搜索能力和收敛速度。滤波器的优化设计以三阶有源滤波器为例。目的是优化出一个所需电子元件少,电路效果能够达到要求的电路模型；根据优化出的三阶有源滤波器模型,进一步设计一个特定中心角频率和增益的三阶切比雪夫滤波器。首先以遗传程序设计为基础,利用改进的树结构对三阶有源滤波器结构进行建模,通过改进的遗传算子和对应的适应度评价方式对种群进行遗传操作,优化出三阶有源滤波器模型；其次利用遗传算法对三阶有源滤波器模型的电阻和电容参数进行优化：以二进制编码方式对各个参数进行编码,利用改进的遗传算子,经过交叉、变异、适应度的评价和迭代进化,优化出参数值；最后通过Pspice仿真软件验证优化后的有源滤波器。实验表明,此方法能够得到满意的有源滤波器。
于健海[7]（2010）在《基于遗传算法的模拟电路优化设计方法研究》文中进行了进一步梳理作为可进化硬件（Evolvable Hardware，EHW）的主要分支，电路进化设计已经成为国际性的研究热点。对于数字电路而言人们可以利用基于硬件描述语言的逻辑综合工具对其进行快速可靠的综合，可模拟电路仍然需要专家进行手工设计完成。所以对模拟电路进行自动化设计已成为电路设计中迫切需要解决的问题。而模拟电路参数优化设计是现阶段模拟电路设计的主要难题和更现实的任务。本文在系统地研究了模拟电路进化设计的基本理论、关键技术和研究现状的基础上，探讨了优化理论、优化算法。从阻容元件组成的电路入手，并扩展到较为复杂的CMOS模拟电路，对模拟电路的进化设计、参数优化从理论和实验进行了探索。通过对遗传算法进行了深入地分析，并与其它优化算法、优化技术进行了比较，确立了遗传算法为本论文研究方法的主要解决手段。在考虑了种群多样性的基础上，对遗传参数进行了指数型调整。通过对数学函数的仿真，验证了改进后的遗传算法可以解决全局优化问题，加快收敛速度。通过对阻容滤波器单元电路进行参数调整，验证了遗传算法对模拟电路优化设计的有效性。通过对其结构进化研究，说明了进化后生成的结构和经典结构的相似性。分析了模拟电路结构调整固有的缺陷和对电路进化设计带来的困难，结合模拟电路发展方向和实际设计中的难点，确立了本文采用结构固定优化电路参数的主要研究方法。基于上述理论的研究，对运算放大器进行了优化设计。针对具体电路的进化效果，对遗传参数进行了指数型自适应调整；把模拟电路手工设计经验和改进的遗传算法相结合，通过经验约束了编码方案的搜索空间，简化了编码长度；针对CMOS运算放大器电路中的性能指标繁多且相互制约的特点，对适应度函数进行了分段线形调整，根据不同性能指标的要求，在相同结构下，完成了不同用途的运算放大器的优化设计。基于Hspice仿真结果，实现了对CMOS模拟运算放大器参数优化设计。给出了优化后运算放大器的性能指标、参数和仿真结果，并与其他方法优化出的相同结构运算放大器进行了比较，说明了本方法的有效性和优越性。针对带隙基准源电路，根据各性能指标要求的差异，运用了以次要目标作为边界约束条件的方法，对其进行了优化设计。根据电路优化的效果，在运用改进的遗传算法基础上，采用了“先粗调，再细调”的二次优化方法，并对优化效果进行了比较。以温度系数为主要目标，完成了曲率校正带隙基准源的优化设计，给出了优化后的参数，仿真结果，并与业界其它的曲率校正带隙基准源进行比较，验证了该方法的有效性和优越性。
朱继祥[8]（2010）在《自适应演化硬件及其容错技术研究》文中研究说明推动电子计算机技术产生和发展的因素无外乎是特定时期的某种需求,当今世界,人类探索未知世界的活动日趋频繁,人们对于电子系统产生了微型化和智能化的新需求,形成了未来电子系统发展的趋势。微型化与可靠性、智能化与模块化之间的矛盾是传统EDA设计方法难以逾越的鸿沟,演化硬件是迄今为止解决这一矛盾最为理想的技术。演化硬件是通过融入演化机制实现电子系统的实时自重构,它包括各种能够适应环境变化,并且在运行期间不断改善自身性能的电子系统。演化机制的引入使演化硬件具备了自组织、自适应、自修复的特性,演化硬件的自修复特性来自于其对环境的自适应能力,利用演化硬件调整内部结构是实现自修复系统的重要途径。然而,目前很多自适应系统都是基于参数调整的,如自适应滤波器、模糊控制器以及自适应天线等,鲜有研究基于结构演化的自适应系统。因此,本文致力于研究基于结构调整的自适应演化硬件,最终目的是利用演化硬件的各种自适应行为构建不同的自修复系统。自适应和自修复的关键在于实时性,实时性取决于演化硬件的设计效率。本文从编码方案、算法选择、演化粒度、演化硬件的复杂性等多个方面分析了影响演化效率的各种因素。电路的编码表示是演化硬件技术的核心问题,好的编码方案有利于提高演化效率。本文针对笛卡尔遗传程序编码（Cartesian Genetic Programming, CGP）的缺点提出了一种改进的ECGP编码方案（Extend Cartesian Genetic Programming）,它在阵列节点之后设置了专用的输出节点,使阵列中的所有节点都是潜在有效的,从而提高了遗传操作的执行效率。同时,将连接编码和函数编码作为染色体的两个不同基因段,不仅可以有效抑制非法个体,而且可以对这两部分分别实施不同的遗传操作。实验表明,采用ECGP编码的演化效率明显高于CGP编码,同时由于ECGP编码的冗余特性,采用创新性较好的均匀交叉算子有利于提高演化设计的效率。本文定义搜索空间来量化演化硬件的复杂度,它与目标电路的规模之间呈指数关系,这是导致演化设计效率低下的根本原因。搜索空间很好地解释了演化硬件的扩展问题,它具体表现为演化过程中出现的适应值停滞效应。分而治之是解决演化硬件扩展问题颇为有效的手段,本文提出了一种并行递归分解算法,它将香农分解前后的电路视为“等效电路”,同时,在输出分解中引入特长个体的保留机制和基因改良等措施,使复杂电路的演化过程转化成它或其等效电路的子电路的并行演化过程。实验表明,采用该分解算法演化出有效电路所需的迭代次数随电路规模仅呈线性增加,能够满足自适应演化硬件的实时性要求,同时该算法能及时跳出适应值停滞效应,从而解决了演化硬件扩展问题。当前基于演化硬件设计的容错系统多采用异构冗余容错模式,这类系统本身不具备调整结构的能力,它们仅仅是演化设计出一些具有错误容忍、瑕疵容忍或者噪声鲁棒性的电路结构,然后结合传统的冗余容错技术实现系统级容错。异构冗余容错系统中没有演化机制,其结构不能根据环境进行自适应调整,未能跳出传统容错技术的拘囿,因而无法实现系统在运行时的自修复。本文尝试演化硬件的结构调整引入到系统级容错中,以组合逻辑电路的结构调整为基础构建自适应演化硬件系统,从执行不确定的任务、改进内部结构以及显现可塑性三个方面模拟实现演化硬件的自适应行为,并根据这些自适应行为实现不同的容错模式。利用演化硬件改进内部结构的自适应行为可设计出自重构容错模式,它将演化硬件同时做为被检系统和重构对象,当系统出错时,演化硬件对自身进行重构搜索新的电路结构以“绕开”故障元件,从而实现系统自修复。该容错模式的优点是只需极少的冗余资源即可实现系统自修复,但同时也有两个弊端：一是修复时间长,难以满足系统自修复的实时性要求；二是演化硬件在重构过程中使系统一直处于混乱状态,可能会破坏系统结构。为了克服自重构容错模式的不足,本文提出了一种补偿容错模式,它将演化硬件作为被检系统的辅助修复模块,使被检系统和重构对象分离,避免演化硬件在自重构过程中可能对系统原有结构造成的破坏。实验表明,该容错模式不仅能有效地节省修复时间,而且仅需少量冗余便可大大提高系统的可靠度。在此基础上设计了一种可演化自修复系统,通过故障建模和效应测试建立预置配置库,用以修复已知错误,从而避免不必要的演化,减少修复所需的时间。同时,利用演化硬件自适应性修复未知错误,提高系统在各种环境下的容错能力,实验表明,可演化自修复系统在苛刻的错误假设下仍具有较高的可靠性。
刘欢[9]（2009）在《基于遗传算法的可重构FIR滤波器研究与设计》文中研究指明可重构计算系统是在通用计算机和专用ASIC的基础上发展起来的,它结合了通用计算机的灵活性和专用ASIC的高效性的优点,在加解密、信号处理以及模式识别等诸多领域有着重要应用。算法级功能可重构电路是一种新型的可重构数字体系。这种电路能在外界条件和参数的刺激下,自动地、有机地发生变形、进化,形成具有某种意义的智能硬件电路。目前在算法级功能可重构电路研究中,可进化电路的设计是其中最典型也是研究最多的一种硬件设计方法,它结合了进化算法和可编程逻辑器件的优点。但是进化电路大多是由全硬件形式实现,不但增加了进化算法的实现难度,而且大大降低了算法级功能可重构的应用灵活性。针对上述进化硬件的不足,本文通过对典型可重构系统结构的深入研究提出了一种改进方法。将遗传算法能有效解决系统最优化问题的思想应用于可编程片上系统,以内嵌处理器作为重构控制单元,针对不同的应用,采用相应的进化模型和染色体编码方式,使得算法克服了进化硬件的缺点,并在此基础上设计实现了基于遗传算法的可重构FIR数字滤波器系统。论文首先介绍了目前可重构计算技术的研究现状和意义,分析了存在的问题。其次对遗传算法及其改进算法进行了研究,进而分析了现有的典型算法级功能可重构电路结构的特性,提出了基于遗传算法的自重构片上系统。它通过可重构逻辑器件内嵌的处理器实现基于遗传算法的进化计算,完成对具有可重构功能的IP核结构单元的自动配置过程,形成了一种算法级功能可重构片上系统。通过自重构FIR系统的设计与实现,验证了本论文所提设计方法的有效性。包括对现有的FIR的算法及硬件实现结构进行分析,提出了一种粗粒度的新型高速可重构的FIR处理器结构;根据本文提出的可重构FIR系统的重构策略,按照算法级可重构的需求,进行系统部件的选型,搭建了系统硬件平台;利用遗传算法进行了FIR滤波器的优化设计,实现了可重构FIR滤波器。最后对整体设计进行了性能测试和分析。
张志美,宋国航,李春菊,王洪刚,乔双[10]（2008）在《基于自适应并行遗传算法优化设计的有源滤波器》文中指出提出一种用于有源滤波器的改进自适应并行遗传算法设计.引入了两个自适应算子:其一根据进化过程实现交叉和变异概率的自动调节;其二通过设计随机个体集和健壮个体集,实现种群个体的多样性和保护适应度高的个体不被破坏.采用基于岛屿的交换模型实现多种群间信息交换,扩大了种群的规模和相应的搜索空间.给出了利用该方法设计四阶切比雪夫低通滤波器的设计结果,并与基本遗传算法进行了比较实验,结果表明该算法收敛速度快、精度高,有效地克服了早熟现象.为大规模有源滤波器设计提供了方法上的支持.
二、基于遗传算法的可进化模拟滤波器的实现（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、基于遗传算法的可进化模拟滤波器的实现（论文提纲范文）
（1）数字演化硬件与容错技术研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 课题研究背景 |
| 1.2 国内外研究现状 |
| 1.2.1 演化硬件及其发展 |
| 1.2.2 演化平台研究现状 |
| 1.2.3 演化容错技术研究现状 |
| 1.3 论文的主要工作及结构安排 |
| 第二章 数字演化硬件原理与方法研究 |
| 2.1 引言 |
| 2.2 数字演化硬件模型 |
| 2.3 可重构单元阵列实现方法 |
| 2.3.1 笛卡尔遗传编程 |
| 2.3.2 细粒度映射方法 |
| 2.3.3 粗粒度映射方法 |
| 2.4 适应度函数设计和评估方式选取 |
| 2.4.1 适应度函数设计 |
| 2.4.2 适应度评估方式的选取 |
| 2.5 自适应变异率紧凑遗传算法 |
| 2.5.1 数字演化问题特点分析 |
| 2.5.2 紧凑遗传算法及改进 |
| 2.5.3 紧凑遗传算法的硬件实现 |
| 2.5.4 实验及结果分析 |
| 2.6 本章小结 |
| 第三章 演化容错技术研究 |
| 3.1 引言 |
| 3.2 FPGA故障模式分析 |
| 3.2.1 单粒子效应故障模式 |
| 3.2.2 永久性老化故障模式 |
| 3.2.3 FPGA故障模式特点 |
| 3.3 传统演化修复技术及其不足 |
| 3.3.1 传统演化修复技术存在的问题 |
| 3.3.2 通过故障定位提高演化修复速度的可行性 |
| 3.4 基于相关度排序故障定位的演化修复技术 |
| 3.4.1 基于相关度排序的故障定位技术 |
| 3.4.2 基于故障定位的演化修复技术 |
| 3.4.3 故障定位和演化修复实验 |
| 3.5 本章小结 |
| 第四章 基于FPGA的内部演化平台实现技术研究 |
| 4.1 引言 |
| 4.2 基于LUT动态配置的细粒度演化方法 |
| 4.2.1 LUT级可配置功能单元阵列实现 |
| 4.2.2 LUT动态配置方法 |
| 4.2.3 LUT级染色体编码及映射 |
| 4.3 基于比特流可重定位的函数级演化方法 |
| 4.3.1 函数级可配置功能单元阵列实现 |
| 4.3.2 比特流重定位技术 |
| 4.3.3 基于简化游程编码的比特流压缩方法 |
| 4.3.4 函数级染色体编码及映射 |
| 4.4 演化平台实现与演化实验 |
| 4.4.1 演化平台实现 |
| 4.4.2 逻辑电路LUT级演化实验 |
| 4.4.3 FIR滤波器函数级演化实验 |
| 4.5 本章小结 |
| 第五章 基于动态冗余的演化修复系统研究 |
| 5.1 引言 |
| 5.2 动态冗余与演化修复技术 |
| 5.2.1 基于动态冗余的故障检测和屏蔽技术 |
| 5.2.2 动态冗余和演化修复结合的多层修复机制 |
| 5.3 基于动态冗余的演化修复系统实现 |
| 5.3.1 模块功能与实现 |
| 5.3.2 基于动态部分重构的故障注入方法 |
| 5.3.3 实验结果及分析 |
| 5.4 演化系统容错性能及实时性评估 |
| 5.4.1 可靠性理论基础 |
| 5.4.2 容错性能评估 |
| 5.4.3 实时性评估 |
| 5.5 本章小结 |
| 第六章 结束语 |
| 致谢 |
| 参考文献 |
| 作者在学期间取得的学术成果 |
| 附录A 部分比特流格式 |
| 附录B 可重定位部分重构系统设计流程 |
| 附录C 演化修复系统可靠性分析 |
（2）磨音检测中的滤波器参数设计方法研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 课题背景及意义 |
| 1.2 磨音负荷检测 |
| 1.3 数字滤波器 |
| 1.4 本文主要内容 |
| 1.5 本章小结 |
| 第二章 磨音信号分析 |
| 2.1 信号分析基础 |
| 2.1.1 信号的分类 |
| 2.1.2 时域和频域 |
| 2.2 傅立叶变换 |
| 2.3 对磨音信号进行分析 |
| 2.4 本章小结 |
| 第三章 数字滤波器的设计 |
| 3.1 滤波器的分类 |
| 3.2 数字滤波器简介 |
| 3.3 FIR 数字滤波器的设计 |
| 3.4 IIR 数字滤波器的设计 |
| 3.5 两种数字滤波器的比较 |
| 3.6 对磨音信号进行滤波 |
| 3.7 本章小结 |
| 第四章 基于遗传算法的 FIR 滤波器参数优化 |
| 4.1 优化问题与遗传算法 |
| 4.1.1 优化问题 |
| 4.1.2 遗传算法简介 |
| 4.2 FIR 滤波器的参数优化设计 |
| 4.3 FIR 滤波器特性对磨音检测的影响 |
| 4.4 本章小结 |
| 第五章 基于遗传算法的 BP 神经网络的 IIR 滤波器参数优化 |
| 5.1 人工神经网络简介 |
| 5.1.1 神经网络原理 |
| 5.1.2 BP 神经网络 |
| 5.2 基于遗传算法的 BP 神经网络 |
| 5.3 IIR 滤波器的参数优化设计 |
| 5.4 IIR 滤波器特性对磨音检测的影响 |
| 5.5 两种优化方法的比较 |
| 5.6 本章小结 |
| 第六章 结论与展望 |
| 6.1 结论 |
| 6.2 展望 |
| 参考文献 |
| 致谢 |
| 附录 |
（3）数字电路进化设计算法研究（论文提纲范文）
| 摘要 |
| Abstract |
| 目录 |
| 图表目录 |
| 缩写与中英文对照 |
| 1 绪论 |
| 1.1 研究背景及意义 |
| 1.2 EHW概述 |
| 1.2.1 进化算法 |
| 1.2.2 可编程器件 |
| 1.2.3 EHW原理及实现方式 |
| 1.3 EHW的发展现状 |
| 1.4 数字电路进化设计发展现状 |
| 1.5 本文的主要工作 |
| 2 笛卡尔遗传规划原理 |
| 2.1 引言 |
| 2.2 电路表达模型及编码方法 |
| 2.3 CGP中立性 |
| 2.4 适应度评价方法及(1+λ)进化策略 |
| 2.5 参数设置 |
| 2.6 本章小结 |
| 3 常规门级电路进化设计 |
| 3.1 引言 |
| 3.2 基于适应度评价扩展的笛卡尔遗传规划算法 |
| 3.3 基于适应度评价扩展自适应遗传算法的门级电路进化设计 |
| 3.3.1 遗传算法 |
| 3.3.2 遗传参数自适应策略 |
| 3.3.3 算法流程 |
| 3.3.4 实验 |
| 3.4 基于扩展多染色体笛卡尔遗传规划的多输出门级电路进化设计 |
| 3.4.1 多染色体表达 |
| 3.4.2 多染色体进化策略 |
| 3.4.3 实验 |
| 3.5 本章小结 |
| 4 多态电路进化设计 |
| 4.1 引言 |
| 4.2 多态门 |
| 4.3 基于动态评价方法的多态电路进化设计 |
| 4.3.1 多态电路设计问题模型 |
| 4.3.2 动态评价方法 |
| 4.3.3 算法流程 |
| 4.4 实验 |
| 4.5 本章小结 |
| 5 用于容错系统的自检电路进化设计 |
| 5.1 引言 |
| 5.2 自检电路设计问题模型 |
| 5.3 基于输出匹配的多态自检电路进化设计 |
| 5.3.1 输出匹配方法 |
| 5.3.2 适应度评价方法及算法流程 |
| 5.3.3 实验 |
| 5.3.4 电路自检特性分析 |
| 5.4 基于输入分解输出匹配的多态自检电路进化设计 |
| 5.4.1 输入分解方法 |
| 5.4.2 适应度评价方法及实现过程 |
| 5.4.3 实验 |
| 5.4.4 电路自检特性分析 |
| 5.5 基于动态评价方法的多态自检电路进化设计 |
| 5.5.1 实验 |
| 5.5.2 电路自检特性分析 |
| 5.6 本章小结 |
| 6 结论与展望 |
| 致谢 |
| 参考文献 |
| 附录 |
（4）可进化硬件平台研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 可进化硬件的概念与背景 |
| 1.2 可进化硬件基本原理 |
| 1.3 可进化硬件平台研究 |
| 1.3.1 可进化硬件研究现状 |
| 1.3.2 可进化硬件平台分析及本文研究思路 |
| 1.3.3 可进化硬件平台与FPGA技术 |
| 1.4 本论文主要内容 |
| 1.4.1 LUT级可进化硬件平台研究 |
| 1.4.2 模块级可进化硬件平台研究 |
| 1.4.3 芯片级可进化硬件平台研究 |
| 1.4.4 网络级可进化硬件平台研究 |
| 1.5 本论文内容的组织与安排 |
| 第2章 LUT级可进化硬件平台研究 |
| 2.1 需求分析与研究方法 |
| 2.2 LUT级可重构电路 |
| 2.3 进化算法及评估策略 |
| 2.4 实验结果 |
| 2.5 本章小结 |
| 第3章 模块级可进化硬件平台研究 |
| 3.1 需求分析与研究方法 |
| 3.2 模块级部分动态可重构硬件实现 |
| 3.2.1 传输线宏结构 |
| 3.2.2 设计框架及工具链开发 |
| 3.3 应用示例——动态可重构图像滤波器 |
| 3.4 实验结果及分析 |
| 3.5 本章小结 |
| 第4章 芯片级可进化硬件平台研究 |
| 4.1 需求分析与研究方法 |
| 4.2 主体芯片设计与实现 |
| 4.2.1 PowerPC 405与Coreconnect总线 |
| 4.2.2 FPGA IP核结构与可进化硬件 |
| 4.2.3 快速重构配置技术 |
| 4.2.4 灵活友好的数据交互接口 |
| 4.2.5 遗传算法加速 |
| 4.3 芯片级可进化硬件平台实现 |
| 4.3.1 芯片级可进化硬件实验系统 |
| 4.3.2 可重构电路实现 |
| 4.3.3 系统程序开发 |
| 4.4 实验结果及分析 |
| 4.5 本章小结 |
| 第5章 网络级可进化硬件平台研究 |
| 5.1 片上网络技术背景 |
| 5.2 需求分析与研究方法 |
| 5.3 可重构片上网络芯片原型设计 |
| 5.3.1 网络拓扑结构 |
| 5.3.2 网络路由器 |
| 5.3.3 路由策略和流控制技术 |
| 5.3.4 线路连接 |
| 5.3.5 网络资源接口 |
| 5.4 仿真验证 |
| 5.4.1 功能仿真和验证 |
| 5.4.2 性能仿真 |
| 5.5 本章小结 |
| 第6章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 致谢 |
（5）基于SystemC的进化硬件技术研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 图清单 |
| 表清单 |
| 注释表 |
| 第一章 绪论 |
| 1.1 课题研究背景及意义 |
| 1.2 进化硬件的研究现状 |
| 1.3 SystemC 和基于SystemC 的SoC 设计方法 |
| 1.4 本文的工作及内容安排 |
| 第二章 进化硬件与遗传算法 |
| 2.1 进化硬件的基本原理 |
| 2.2 进化硬件的关键技术 |
| 2.3 进化硬件技术的分类 |
| 2.4 遗传算法 |
| 2.4.1 遗传算法概述 |
| 2.4.2 遗传算法的基本操作流程 |
| 2.5 本章小结 |
| 第三章 SystemC 开发基础 |
| 3.1 SystemC 简介 |
| 3.1.1 SystemC 发展历程 |
| 3.1.2 SystemC 的语言结构 |
| 3.1.3 SystemC 建模能力 |
| 3.2 基于SystemC 的设计方法学 |
| 3.2.1 使用SystemC 设计的优点 |
| 3.2.2 SystemC 系统级设计步骤 |
| 3.2.3 SystemC 建模等级 |
| 3.3 仿真和调试环境 |
| 3.4 本章小结 |
| 第四章 自演化系统结构及其关键模块的SystemC 建模 |
| 4.1 自演化系统结构 |
| 4.1.1 自演化系统总体结构 |
| 4.1.2 自演化系统设计流程 |
| 4.2 自演化系统关键模块的SystemC 建模与实现 |
| 4.2.1 顶层模块的建模 |
| 4.2.2 RISC CPU 的建模与实现 |
| 4.2.2.1 RISC CPU 模型 |
| 4.2.2.2 RISC CPU 的工作流程 |
| 4.2.2.3 RISC CPU 的指令系统 |
| 4.2.2.4 RISC CPU 的实现与仿真 |
| 4.2.3 遗传算法模块的SystemC 建模和实现 |
| 4.3 本章小结 |
| 第五章 系统验证 |
| 5.1 模拟有源滤波器参数进化 |
| 5.1.1 二阶低通切比雪夫滤波器模型 |
| 5.1.2 滤波器参数进化系统 |
| 5.1.3 滤波参数进化设计步骤 |
| 5.1.4 滤波器参数进化仿真结果与分析 |
| 5.1.5 遗传算法参数对实验结果的影响 |
| 5.2 分类规则进化 |
| 5.2.1 分类规则进化基本思想 |
| 5.2.2 染色体编码 |
| 5.2.3 初始种群设定 |
| 5.2.4 适应度函数的设计 |
| 5.2.5 实验测试及分析 |
| 5.3 本章小结 |
| 第六章 总结与展望 |
| 6.1 工作总结 |
| 6.2 下一步工作建议 |
| 参考文献 |
| 致谢 |
| 攻读硕士学位期间发表的论文 |
（6）遗传算法在电路设计中的应用（论文提纲范文）
| 摘要 |
| 英文摘要 |
| 目录 |
| 第一章 引言 |
| 1.1 绪论 |
| 1.2 本文的主要工作 |
| 1.3 本文的组织结构 |
| 第二章 遗传算法 |
| 2.1 遗传算法的简介 |
| 2.1.1 遗传算法的产生和发展 |
| 2.1.2 遗传算法的基本思想和结构 |
| 2.1.2.1 基本思想 |
| 2.1.2.2 基本结构 |
| 2.1.3 遗传算法的特点 |
| 2.2 基本遗传算法的实现 |
| 2.2.1 遗传算法编码的实现 |
| 2.2.1.1 遗传算法编码的基本原则 |
| 2.2.1.2 实际应用中的几种编码形式 |
| 2.2.2 适应度函数的选择 |
| 2.3 遗传算子的设计 |
| 2.3.1 选择算子 |
| 2.3.2 交叉算子 |
| 2.3.3 变异算子 |
| 2.4 遗传算法的收敛性 |
| 2.5 遗传算法的终止准则 |
| 2.6 遗传程序设计 |
| 2.6.1 遗传程序设计与遗传算法的比较 |
| 2.6.2 函数集 |
| 2.7 本章小结 |
| 第三章 有源滤波器 |
| 3.1 滤波器概述 |
| 3.2 滤波器的基本概念和传递函数 |
| 3.3 有源滤波器的分类和性质 |
| 3.4 有源滤波器的逼近问题 |
| 3.4.1 巴特沃思低通滤波器 |
| 3.4.2 切比雪夫低通滤波器 |
| 3.5 基本频率转换 |
| 3.5.1 低通到低通的转换 |
| 3.5.2 低通到高通的转换 |
| 3.5.3 低通到带通的转换 |
| 3.6 滤波器的实现方法 |
| 3.6.1 级联实现方法 |
| 3.6.1.1 二阶滤波器节 |
| 3.6.1.2 一阶滤波器节 |
| 3.6.2 直接实现法 |
| 3.7 本章小结 |
| 第四章 设计进化型有源滤波器 |
| 4.1 遗传程序设计的改进 |
| 4.1.1 改进的个体表示 |
| 4.1.2 遗传操作规则 |
| 4.1.2.1 交叉操作 |
| 4.1.2.2 变异操作 |
| 4.2 遗传算子的改进 |
| 4.2.1 选择算子的改进 |
| 4.2.2 交叉和变异算子的改进 |
| 4.3 适应度评价方式 |
| 4.3.1 遗传程序设计适应度函数的选取 |
| 4.3.2 遗传算法适应度函数的选取 |
| 4.4 进化型有源滤波器的设计 |
| 4.4.1 遗传程序设计优化三阶有源滤波器的电路结构 |
| 4.4.2 遗传算法优化三阶有源滤波器参数 |
| 4.5 实验电路简介 |
| 4.6 实验设计结果和仿真实验 |
| 4.7 本章小结 |
| 结论 |
| 参考文献 |
| 致谢 |
| 在学期间公开发表论文及着作情况 |
（7）基于遗传算法的模拟电路优化设计方法研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题的背景及其研究的意义 |
| 1.1.1 可进化硬件的简介 |
| 1.1.2 EHW的研究思路 |
| 1.1.3 电路进化设计 |
| 1.1.4 制约模拟集成电路自动化设计的难点 |
| 1.2 课题相关技术的国内外研究现状 |
| 1.2.1 模拟电路综合工具 |
| 1.2.2 模拟电路进化设计技术 |
| 1.2.3 存在的不足和待深入研究的内容 |
| 1.3 最优化理论 |
| 1.3.1 最优化问题数学表达 |
| 1.3.2 最优化技术分类 |
| 1.3.3 最优化算法的分类 |
| 1.4 课题的主要研究内容和论文结构 |
| 第2章 遗传算法的分析与改进 |
| 2.1 基本遗传算法 |
| 2.1.1 基本遗传算法的实现 |
| 2.1.2 遗传算法的特点 |
| 2.2 遗传算法用于求解多目标问题 |
| 2.3 对遗传算法的自适应改进 |
| 2.3.1 基本算法改进的必要性 |
| 2.3.2 改进算法的设计 |
| 2.4 改进的遗传算法与标准遗传算法的性能的比较 |
| 2.5 本章小结 |
| 第3章 基于遗传算法的阻容滤波器的进化设计 |
| 3.1 滤波器的分类及其主要性能指标 |
| 3.1.1 滤波器的分类 |
| 3.1.2 无源滤波器的主要性能指标 |
| 3.2 滤波器的参数优化设计及算法比较 |
| 3.2.1 滤波器的选择 |
| 3.2.2 Hspice简介及在本文中的应用 |
| 3.2.3 运用遗传算法对阻容滤波器进行参数调整步骤 |
| 3.2.4 编码方案 |
| 3.2.5 适应度函数的编写 |
| 3.2.6 遗传参数的线性调整 |
| 3.2.7 实验结果与讨论 |
| 3.3 基于自适应遗传算法进化无源滤波器 |
| 3.3.1 编码方案 |
| 3.3.2 适应度函数的编写 |
| 3.3.3 遗传参数的调整 |
| 3.3.4 实验结果和讨论 |
| 3.4 本章小结 |
| 第4章 基于自适应遗传算法的CMOS运算放大器参数优化 |
| 4.1 运算放大器 |
| 4.1.1 运算放大器简介 |
| 4.1.2 运算放大器的设计及主要性能指标 |
| 4.1.3 运算放大器优化设计的发展现状 |
| 4.2 针对主要指标运算放大器参数优化 |
| 4.2.1 编码的设计方案 |
| 4.2.2 适应度函数的编写 |
| 4.2.3 试验结果及其讨论 |
| 4.3 基于自适应遗传算法的CMOS放大器的参数优化方法 |
| 4.3.1 编码的设计方案 |
| 4.3.2 适应度评估方法 |
| 4.3.3 遗传参数调整策略 |
| 4.3.4 实验与讨论 |
| 4.4 本章小结 |
| 第5章 基于自适应遗传算法的二阶补偿带隙基准源设计 |
| 5.1 带隙基准源的基本原理、性能指标 |
| 5.1.1 带隙基准源的基本原理 |
| 5.1.2 带隙基准源的主要性能指标 |
| 5.2 分段曲率校正带隙基准源 |
| 5.2.1 原理 |
| 5.2.2 电路实现 |
| 5.3 算法的实现 |
| 5.3.1 编码设计方案 |
| 5.3.2 适应度函数的编写 |
| 5.3.3 遗传参数的调整 |
| 5.4 实验与讨论 |
| 5.5 本章小结 |
| 结论 |
| 参考文献 |
| 攻读学位期间发表的学术论文 |
| 致谢 |
| 个人简历 |
（8）自适应演化硬件及其容错技术研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.2 国内外研究现状 |
| 1.3 演化硬件的研究意义 |
| 1.4 本文的结构和安排 |
| 第二章 演化硬件概述 |
| 2.1 演化硬件的基本原理 |
| 2.2 演化硬件的理论基础 |
| 2.2.1 遗传算法 |
| 2.2.2 演化策略 |
| 2.3 演化硬件的物质基础 |
| 2.3.1 可编程逻辑器件 |
| 2.3.2 Virtex-ⅡPro的体系结构 |
| 2.3.3 ADM-XPL母板 |
| 2.4 演化硬件的特点 |
| 2.5 演化硬件的分类 |
| 2.6 演化硬件的应用前景 |
| 2.6.1 电路进化设计 |
| 2.6.2 工业应用 |
| 2.6.3 机器人控制 |
| 2.6.4 演化天线 |
| 2.7 本章小结 |
| 第三章 数字电路的进化设计 |
| 3.1 问题的提出 |
| 3.2 数字电路的演化设计 |
| 3.2.1 设计流程 |
| 3.2.2 编码方案 |
| 3.2.3 电路的初始化 |
| 3.2.4 电路的评估 |
| 3.2.5 电路的交叉 |
| 3.2.6 电路的变异 |
| 3.3 实例与分析 |
| 3.3.1 实例一:二位乘法器 |
| 3.3.2 实例二:二位加法器 |
| 3.3.3 实例三:六输入、单输出电路 |
| 3.3.4 分析与结论 |
| 3.4 本章小结 |
| 第四章 自适应演化硬件的关键问题 |
| 4.1 引言 |
| 4.2 影响演化效率的因素 |
| 4.2.1 演化粒度 |
| 4.2.2 算法改进 |
| 4.2.3 演化硬件的复杂性 |
| 4.2.4 编码与解空间 |
| 4.3 演化硬件的扩展问题 |
| 4.4 电路的分解演化 |
| 4.4.1 分治法 |
| 4.4.2 电路的分解方法 |
| 4.4.3 分解对搜索空间的影响 |
| 4.4.4 BIE和GDD分解算法 |
| 4.5 并行递归分解演化 |
| 4.5.1 特长个体与基因改良 |
| 4.5.2 并行递归分解算法 |
| 4.5.3 实验与分析 |
| 4.6 本章小结 |
| 第五章 自适应演化硬件系统的模拟实现 |
| 5.1 引言 |
| 5.2 自适应系统的发展 |
| 5.2.1 传统的可适应系统 |
| 5.2.2 基于可重构技术的自适应系统 |
| 5.2.3 演化硬件的在线自适应系统 |
| 5.3 自适应演化硬件的系统构成 |
| 5.4 演化硬件的实现原理 |
| 5.4.1 演化硬件的三层模型 |
| 5.4.2 应用程序层和接口层 |
| 5.4.3 物理实现层 |
| 5.5 自适应演化硬件的实验模拟 |
| 5.5.1 系统改进内部结构 |
| 5.5.2 不确定的任务 |
| 5.5.3 显型可塑性 |
| 5.6 本章小结 |
| 第六章 演化硬件的容错技术研究 |
| 6.1 容错技术的基础知识 |
| 6.2 演化硬件的容错模式 |
| 6.2.1 异构冗余容错模式 |
| 6.2.2 自重构容错模式 |
| 6.2.3 补偿容错模式 |
| 6.3 补偿容错系统设计 |
| 6.3.1 错误检测 |
| 6.3.2 校正器设计 |
| 6.3.3 生成目标真值表 |
| 6.3.4 适应值函数设计 |
| 6.3.5 对比实验与分析 |
| 6.4 可演化自修复系统 |
| 6.4.1 思想来源 |
| 6.4.2 系统构成 |
| 6.4.3 系统实现 |
| 6.4.4 实验与分析 |
| 6.5 本章小结 |
| 第七章 总结与展望 |
| 7.1 全文总结 |
| 7.2 下一步的工作 |
| 参考文献 |
| 攻读博士学位期间发表的主要学术论文 |
| 致谢 |
（9）基于遗传算法的可重构FIR滤波器研究与设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 课题背景及意义 |
| 1.2 相关技术研究现状及意义 |
| 1.2.1 可重构技术发展概述 |
| 1.2.2 遗传算法的研究现状 |
| 1.2.3 FIR 滤波器实现方法 |
| 1.2.4 课题研究意义 |
| 1.3 论文主要研究内容 |
| 1.4 本论文的安排 |
| 第二章 可重构技术 |
| 2.1 可重构计算简介 |
| 2.2 可重构层次分类 |
| 2.2.1 电路级重构 |
| 2.2.2 指令级可重构 |
| 2.2.3 芯片级可重构 |
| 2.3 可重构技术的基本方法 |
| 2.3.1 静态重构 |
| 2.3.2 动态重构 |
| 2.4 可重构系统结构的分类 |
| 2.4.1 重构单元粒度的分类 |
| 2.4.2 重构策略的分类 |
| 2.4.3 耦合方式的分类 |
| 2.5 可重构技术应用前景 |
| 2.6 本章小结 |
| 第三章 基于遗传算法的功能可重构数字体系研究 |
| 3.1 遗传算法简介 |
| 3.1.1 遗传算法的基本思想 |
| 3.1.2 遗传算法的特点及基本操作流程 |
| 3.1.3 改进型遗传算法及其分析 |
| 3.2 基于遗传算法的算法级功能可重构数字体系设计研究 |
| 3.2.1 典型算法级功能可重构电路 |
| 3.2.2 基于遗传算法的自重构片上系统设计方法 |
| 3.3 本章小结 |
| 第四章 新型可重构FIR 滤波器IP 核结构设计 |
| 4.1 FIR 滤波器整体结构研究 |
| 4.1.1 常用的FIR 滤波器硬件实现结构研究 |
| 4.1.2 典型可重构FIR 滤波器架构 |
| 4.2 基于CSD 架构的新型高速可重构FIR 滤波器设计 |
| 4.2.1 CSD 编码原理简介 |
| 4.2.2 新型可重构FIR 滤波器总体架构 |
| 4.2.3 可重构数据选择模块 |
| 4.2.4 加法器模块 |
| 4.3 本章小结 |
| 第五章 基于遗传算法的自重构FIR 片上系统设计与实现 |
| 5.1 自重构FIR 滤波器基本结构及重构策略 |
| 5.2 系统设计工具及基本设计流程 |
| 5.3 自重构FIR 滤波器系统的遗传算法设计 |
| 5.3.1 切比雪夫最佳一致逼近准则 |
| 5.3.2 遗传算法程序设计 |
| 5.4 系统硬件设计 |
| 5.4.1 系统总体硬件结构 |
| 5.4.2 内嵌处理器 |
| 5.4.3 片上总线技术 |
| 5.4.4 存储控制器 |
| 5.4.5 FIR IP 核单元与OPB 总线的接口（IPIF）设计 |
| 5.5 自重构FIR 滤波器系统实现 |
| 5.5.1 EDK 文件系统结构 |
| 5.5.2 系统硬件实现 |
| 5.5.3 系统软件实现 |
| 5.6 本章小结 |
| 第六章 实验结果及性能分析 |
| 6.1 新型可重构FIR 滤波器IP 核结构的性能分析 |
| 6.2 遗传算法性能仿真 |
| 6.3 可重构FIR 片上系统性能测试与分析 |
| 6.3.1 实验环境介绍 |
| 6.3.2 系统性能测试与分析 |
| 6.4 本章小结 |
| 第七章 总结与展望 |
| 7.1 总结 |
| 7.2 展望 |
| 致谢 |
| 参考文献 |
| 个人简历 |
| 攻读硕士学位期间的研究成果 |
四、基于遗传算法的可进化模拟滤波器的实现（论文参考文献）
- [1]数字演化硬件与容错技术研究[D]. 张开锋. 国防科学技术大学, 2014(02)
- [2]磨音检测中的滤波器参数设计方法研究[D]. 唐晓斐. 济南大学, 2013(06)
- [3]数字电路进化设计算法研究[D]. 柏磊. 南京理工大学, 2012(06)
- [4]可进化硬件平台研究[D]. 杨华秋. 复旦大学, 2011(01)
- [5]基于SystemC的进化硬件技术研究[D]. 王晓艳. 南京航空航天大学, 2010(08)
- [6]遗传算法在电路设计中的应用[D]. 朱宁. 东北师范大学, 2010(02)
- [7]基于遗传算法的模拟电路优化设计方法研究[D]. 于健海. 哈尔滨工业大学, 2010(04)
- [8]自适应演化硬件及其容错技术研究[D]. 朱继祥. 武汉大学, 2010(05)
- [9]基于遗传算法的可重构FIR滤波器研究与设计[D]. 刘欢. 电子科技大学, 2009(11)
- [10]基于自适应并行遗传算法优化设计的有源滤波器[J]. 张志美,宋国航,李春菊,王洪刚,乔双. 东北师大学报(自然科学版), 2008(04)